

Der PicoNut-Prozessor

Ein freier, RISC-V-kompatibler Prozessor, entwickelt an der TH Augsburg

Gundolf Kiefer, Johannes Hofmann und Daniel Dakhno

Efficient Embedded Systems Group
Technische Hochschule Augsburg – University of Applied Sciences

<https://ees.tha.de>

Partner: IBV - Echtzeit- und Embedded GmbH & Co. KG



26. April 2025

1. Hintergrund und Projektüberblick
2. Effizient entwickeln: Debug-Infrastruktur
3. Software-Modelle für Video- und Audio-Peripherie
4. Fazit

Kapitel 1

Hintergrund und Projektüberblick

Übersicht

1. Hintergrund und Projektüberblick


1.1. FPGA-Entwicklung mit freier Hard- und Software

1.2. RISC-V in der Lehre

1.3. Das PicoNut-Projekt

Was ist ein FPGA?

(Field-Programmable Gate Array)



Kapazitäten gängiger FPGAs im Vergleich

• High-End FPGA


- ~50.000.000 Gatter-Äquivalente
(Xilinx Virtex UltraScale VU440: 2.532.960 LUT/FFpairs,
1 LUT+2 FF = 20 GE, BRAM not counted)

• Low-Cost FPGA

- ~2.000.000 Gatter-Äquivalente
(Xilinx Spartan 6-LX150: 92152 LUT + FF pairs
1 LUT+2 FF = 20 GE, BRAM not counted)


• Intel 80386

- ~70.000 Gatter-Äquivalente
(275.000 Transistoren)
- Vollwertiger 32-Bit-Prozessor mit MMU, für Workstations entwickelt
- *(Sehen Sie ihn?)*



FPGA-Entwicklung mit Open-Source-Tools


OSS CAD Suite, Intel Compiler for SystemC (ICSC)



```
#include <systemc.h>

SC_MODULE (half_adder) {
    sc_in<bool> a, b;
    sc_out<bool> sum, carry;
```

```
entity HALF_ADDER is
    port (a, b: in std_logic;
          sum, carry: out std_logic);
end HALF_ADDER;
```



Laufende Masterarbeit: *OpenNetlistView*

• Bisher: *NetlistSVG*

- generiert statische SVG-Dateien
- kann nur ein Modul anzeigen
- keine Interaktion mit Diagramm


• *OpenNetlistView*: **Interaktive Anwendung (Qt6)** mit Möglichkeit zum ...

- Markieren, Zoomen, ...
- Navigieren durch Sub-Module

• **lauffähig im Web-Browser** (WebAssembly)

• **Ausblick:**

- Verbesserung der Platzierung und Performance bei großen Schaltungen



FPGA-Board: *Radiona ULX3S-03*

- **Open-Source-Hardware**

- Projekt: <https://ulx3s.github.io/>
- Open-Source-Toolkette: Yosys, NextPnR, ...

- **FPGA: *Lattice ECP5 85F* mit:**



- Logik: 84K LUT/FF-Paare
- 3,744 MBit Embedded RAM
- 156 Multiplizierer (18 Bit)

- **32 MB SDRAM**

- **ESP32-Mikrocontroller**

- **Schnittstellen:**

- 56 I/O-Pins (nutzerdefiniert, Pmod-kompatibel)
- WLAN + Bluetooth
- Video (*General Purpose Differential Interface, GPD1*)
- USB-C
- Audio, ADC, LEDs, Druckknöpfe, ...





Quelle: <https://ulx3s.github.io/>

FPGA-Board: *Olimex GateMateA1-EVB*

- **Open-Source-Hardware** (ca. EUR 50, April 2025)
 - <https://github.com/OLIMEX/GateMateA1-EVB>
- **FPGA: *Cologne Chip GateMate-A1* mit:**
 - Logik: 40K LUT4 + FF
 - 1,280 MBit Embedded RAM

→ *deutscher Hersteller mit Fertigung in Deutschland*
- **8 MB PSRAM**
- **RP2040** (zur Programmierung)
- **Schnittstellen:**
 - viele I/O-Pins (Pmod-kompatibel)
 - UEXT-Erweiterungsmodule (Olimex)
 - Video (VGA)
 - LEDs, Druckknöpfe, ...



Quelle: <https://github.com/OLIMEX/GateMateA1-EVB>

Übersicht

1. Hintergrund und Projektüberblick

1.1. FPGA-Entwicklung mit freier Hard- und Software

1.2. RISC-V in der Lehre

1.3. Das PicoNut-Projekt

Was ist RISC-V?

- **Freie Befehlssatzarchitektur** (*Instruction Set Architecture, ISA*)
 - Basisbefehlssatz (*RV32I, RV64I, RV128I, RV32E*)
 - zahlreiche Extensions (z.B. *M, F, A, V, ...*)
- **Spezifikation:** <https://riscv.org/technical/specifications>
The RISC-V Instruction Set Manual
 - *Volume 1: Unprivileged ISA*
 - *Volume 2: Privileged Architecture*
- **Software-Tools:** <https://riscv.org/exchange>
 - Compiler, Linker, Assembler, Debugger (*GCC, Binutils, GDB*)
 - Simulatoren
 - Bibliotheken (*newlib, glibc*)
 - Betriebssysteme (*Linux, FreeRTOS*) und Distributionen (*Yocto, Debian, FreeBSD, ...*)

Lehre an der THA: Entwurf digitaler Systeme

Technische Informatik, Bachelor, 3. Semester

Thema

Labor

Einführung in VHDL

Simulation (*GHDL*)

Schaltnetze

Entwurf und Simulation einer ALU (*GHDL*)

Schaltwerke

Entwurf und Simulation von Registern und Zählern
(PC, IR, REGFILE) (*GHDL*)

Synthese

Synthese verschiedener Module
(*Yosys, NextPNR, NetlistSVG*)

Automaten und Steuerwerke


Entwurf eines CPU-Steuerwerks

HW/SW-Schnittstelle

RISC-V-Programmierung (*GNU Assembler, Ripes*)


Struktur des VISCY-V-Prozessors

Very Reduced Instruction Set Computer System based on RISC-V





Speicher und Ein-/Ausgabe

Umgebung des VISCY-V-Prozessors



Spiel: Schalte alle Lichter ein!



Übersicht

1. Hintergrund und Projektüberblick

1.1. FPGA-Entwicklung mit freier Hard- und Software


1.2. RISC-V in der Lehre

1.3. Das PicoNut-Projekt

Rückblick: Die *ParaNut*-Architektur


2010, 2013: Entwurf der Architektur und Simulationsmodelle

2015: Erste funktionierende Hardware (noch mit OpenRISC-Befehlssatz)



First Working Version (2015)

Benchmark Results (2015):



2018: Umstieg auf RISC-V-Spezifikation

2020: Auf einem *ParaNut* läuft ein 3D-Spieleklassiker und mehr ...




2024: Das *PicoNut*-Projekt

- Minimaler, aber erweiterbarer RISC-V-Prozessor als Open-Source-Projekt
- Hardware-Entwicklung mit Open-Source-Tools und -Boards
- Modellierung in *SystemC* (C++) (ermöglicht Simulation auf dem PC)
- Gute Software-Unterstützung durch RISC-V-Kompatibilität: GNU-Toolkette (GCC/GDB), newlib, FreeRTOS, Linux

Philosophie: Von Studierenden für Studierende


PicoNut: Modulare Systemarchitektur




Soft Hardware: Effiziente Simulationsmodelle

- **Simulation großer Hardware-Systeme ist sehr rechenaufwendig.**
- **Idee:** Ersetze Module durch reine C++-Software-Modelle.
 - ⇒ schnelles Prototyping von neuer Peripherie
 - ⇒ Simulator/Emulator für die Software-Entwicklung
 - ⇒ hocheffiziente Hardware-Simulation
(nur relevant Module werden exakt simuliert).


Beispiel: Neuer Hardware-Beschleuniger



Beispiel: Neue *Nucleus*-Variante



Beispiel: Entwicklung von *PicoNut*-Software



PicoNut: Projektstatus

- ✓ Projektstart im Sommer 2024
 - ✓ Basis-Architektur mit dokumentierten Schnittstellen
 - ✓ "Hello World"-System funktioniert auf realer Hardware
 - ✓ Professionelles Debugging (GDB, OpenOCD) im Simulationsmodell
 - Professionelles Debugging (GDB, OpenOCD) mit realer Hardware
 - Peripherie: Video, Audio, i2c, ...
-
- *PicoNut AI*: KI-Unterstützung (Vektor- und Matrix-Extensions)
 - Betriebssystem-Unterstützung (FreeRTOS, MicroPython, Linux)
 - Hardware-Erweiterungen (z.B. Cache, MMU)
 - Alternative Architekturen (z.B. Pipeline-Varianten)
 - ...

Kapitel 2

Effizient entwickeln: Debug-Infrastruktur

PICONUT

EFFIZIENT ENTWICKELN: DEBUG-INFRASTRUKTUR

Augsburger Linux-Infotag 2025

Johannes Hofmann - AUGSBURG 26.04.2025


MOTIVATION

- ↗ Essenziel für Entwicklung komplexerer Software auf dem PicoNut
 - Doom, FreeRTOS, Linux, etc ...
- ↗ GDB erstmal nur für Desktop-Software
- ↗ OpenOCD ermöglicht eingebettetes Debugging mit GDB
- ↗ Hardwareunterstützung erforderlich

ON-CHIP-DEBUGGING: OPENOCD UND GDB

↗ GDB

- De-facto-Standard-Debugger von Linux-Systemen
- Programm anhalten / fortsetzen, Breakpoints setzen
- Speicher und Register auslesen / manipulieren




ON-CHIP-DEBUGGING: OPENOCD UND GDB

➤ OpenOCD

- Begonnen an der Hochschule Augsburg von Dominik Rath (IBV)
- Schnittstelle zwischen GDB und Hardware
- Hardwareschnittstellen: JTAG, SWD und Remote Bitbang

➤ Remote Bitbang


- JTAG-Signale über TCP/IP Verbindung
- Für Räumlich entfernte Hardware oder **Hardwaresimulation**



RISC-V-DEBUG-SPEZIFIKATION

- ↗ Spezifikation: RISC-V External Debug Support v0.13.2
 - Seit Februar 2025 Release 1.0. Ist aber sehr ähnlich
- ↗ Ziel: Hardwareunabhängiges Debugging von RISC-V-Prozessoren
- ↗ Unterstützung durch OpenOCD

DEBUG-INFRASTRUKTUR IM PICONUT




DEBUG-INFRASTRUKTUR IM PICONUT

➤ Remote Bitbang Module

- Übersetzt Bitbang in JTAG

➤ Debug Transport Module

- JTAG Standard + Erweiterung
- Schnittstelle zu Debug Module




DEBUG-INFRASTRUKTUR IM PICONUT

➤ Debug Module

- Steuert Nucleus
- Kommunikation mit Nucleus

➤ Debug Handler

- Routine im Debug Mode
- Vergleichbar mit einem Exception Handler




DEBUG-INFRASTRUKTUR IM PICONUT: WIE KOMME ICH IN DEN DEBUG MODE?


↗ Breakpoint

↗ Halt Request

↗ Single Stepping



DEBUGGING IM SIMULATOR: BENUTZUNG



```
> make startgdb ->
60 for (i = 1; i < length; i++)
61 {
62     for (j = 0; j < length - i; j++)
63     {
64         if (array[i] > array[j + 1])
65         {
66             tmp = array[i];
67             array[i] = array[j + 1];
68             array[j + 1] = tmp;
69         }
70     }
71 }
72 }
73 return 0;
74
```

```
extended remote target: init: nala
(gdb) b main,art.c:66
Breakpoint 1 at 0x000003bc: file ascl_art.c, line 66.
(gdb) c
Continuing.

Breakpoint 1, main () at ascl_art.c:66
(gdb)
```

DEMONSTRATION

Hier kommt die Demonstration

DEBUGGING IM SIMULATOR: VORTEILE

- ↗ Keine FPGA-Hardware notwendig
 - Einfaches Debuggen von Software für RISC-V Architektur
- ↗ Extra Hardware für Debugging muss nicht simuliert werden
 - Schnelle Simulationen möglich
- ↗ Effizient durch einfache Benutzung
 - Viele verschiedene Frontends möglich (TUI, VS Code, ...)

DEMONSTRATION

The screenshot shows the GDB (GNU Debugger) interface with the following components:

- Top Panel:** Shows the file `hello_newlib.c` and the current line of code being executed, which is line 46: `printf ("%2i. %s\n", n, hello);`. The line is highlighted in yellow.
- Left Sidebar:**
 - VARIABLES:** Shows the current state of variables. `n` is an `int` with value 32. `hello` is a `char` array with value [13].
 - Registers:** Shows the state of CPU registers. `zero` is 0x0. `ra` is 0x10000258. `sp` is 0x120009a0. `gp` is 0x11000800. `tp` is 0x11000a00. `t0` is 0x0. `t1` is 0x3. `t2` is 0x0. `fp` is 0x120009d0. `s1` is 0x0.
 - WATCH:** Shows the state of watched variables. `n` is 0x11.
 - CALL STACK:** Shows the call stack. The current frame is `main()` in `hello_newlib.c`.
 - BREAKPOINTS:** Shows the state of breakpoints. A breakpoint is set at line 46 of `hello_newlib.c`.
- Bottom Panel:** Shows the terminal output. The output consists of 32 lines, each starting with a number followed by a period and the string "Hello World!". The numbers range from 20 to 31.

DEMONSTRATION

Practical Reverse



```
2: make start-gdb ~
ascii_art.c
60     for (i = 1; i < length; i++)
61     {
62         for (j = 0; j < length - i; j++)
63         {
64             if (array[j] > array[j + 1])
65             {
66                 tmp = array[j];
67                 array[j] = array[j + 1];
68                 array[j + 1] = tmp;
69             }
70         }
71     }
72 }
73
74 return 0;
```

extended-r Remote target In: main
(gdb) b ascii_art.c:65
Breakpoint 1 at 0x10003bc: file ascii_art.c, line 66.
(gdb) c
Continuing.

Breakpoint 1, main () at ascii_art.c:66
(gdb) █

QUELLENVERZEICHNIS

[1] OpenOCD User's Guide <https://openocd.org/doc-release/pdf/openocd.pdf> (zuletzt besucht am 14.04.2025)

[1] GDB: GNU Debugger <https://www.sourceware.org/gdb/> (zuletzt besucht am 14.04.2025)

[1] RISC-V Debug Spezifikation https://drive.google.com/file/d/1h_f9NgB_8m2fS6uCnKP1Oho-3x1MpBEI (zuletzt besucht am 14.04.2025)

[1] RISC-V Logo <https://lf-riscv.atlassian.net/wiki/download/attachments/65546/atl.site.logo> (zuletzt besucht 14.04.2025)


Kapitel 3

Software-Modelle für Video- und Audio-Peripherie


Software Peripherie

- Audio
- Video

Peripheral interface



Adressraum




Software interface


```
class c_soft_peripheral
{
public:
    uint64_t base_address;

    virtual uint32_t read32(uint64_t adr);
    virtual void write32(uint64_t adr, uint32_t data);
    virtual void on_reset();
};
```

“PicoNut”



44100 Samples per second



Variations

- Bitrate
 - 44100
 - 10000
- Mono / Stereo
- Format
 - 8 Bit
 - 24 Bit
 - Float

Example


```
65 float sin_datapoints[441] = {  
66     0.0, 0.014246, 0.028493, 0.042740, 0.056986, 0.071233, 0.085480, 0.099726,  
67 };
```

- 44100 Samples per second
- 441 Sample per sine wav
- = 100Hz

Register

Offset	Name
0x00	Control register
0x04	Status register
0x08	Cycles per sample
0x0C	Read head position
0x10	Current buffer start
0x14	Current buffer length
0x18	Next buffer start
0x1C	Next buffer length


Playback, Stereo, ...




Data information



DMA




Double buffering



Usage

1. Fill buffer
2. Set bitrate (CPU freq / sample rate)
3. Write buffer address/size to register
4. Enable/disable features
 - a. Sample format
 - b. Mono/stereo
 - c. Double buffer
5. Start playback
6. Wait for buffer interrupt
7. Fill next buffer

Offset	Name
0x00	Control register
0x04	Status register
0x08	Cycles per sample
0x0C	Read head position
0x10	Current buffer start
0x14	Current buffer length
0x18	Next buffer start
0x1C	Next buffer length



Video

Picture:

- Picture width/height
- Pixel format
 - Single/multi color
 - Color depth
 - Color sequence (RGB, BGR, ...)

Video registers

Offset	Name
0x000	CONTROL
0x004	STATUS
0x008	RESOLUTION_MODE
0x00C	RESOLUTION_MODE_SUPPORT
0x010	COLOR_MODE
0x014	COLOR_MODE_SUPPORT
0x018	FRAMEBUFFER
0x01C	SCANLINE
0x100	COLOR_MAP


→ 640x480, 800x600 , 1024x768

→ 1 Bit Monochrome, 2-Bit Mapped, 3-Bit RGB

Usage example

1. Check resolution, color mode
2. Select resolution, color mode
3. Enable image output
4. Fill framebuffer
5. Await image output
6. Re-fill framebuffer


Realisation via QT



Example



Hardware



Vorteile

- Peripheral simulieren
- Audio / Video in Sim anzeigen
- Prototypen
- Performance / besser als VHDL

Kapitel 4

Fazit

Fazit

- **RISC-V ist eine freie Befehlssatzarchitektur** für Prozessoren und damit ein Schlüsselement für digitale Souveränität in Deutschland und Europa.
- **PicoNut/RISC-V ist ein freies Projekt** an der TH Augsburg, von Studierenden für Studierende.
- **Open-Source-Tools und -Hardware zur FPGA-Entwicklung** werden im Projekt und in der Lehre eingesetzt.
- **Jede(r) Interessierte kann mitmachen und -lernen.**

Vielen Dank! – Fragen?

PicoNut/RISC-V



```
2: make start-gdb v
ascii_art.c
60     for (i = 1; i < length; i++)
61     {
62         for (j = 0; j < length - i; j++)
63         {
64             if (array[j] > array[j + 1])
65             {
66                 tmp = array[j];
67                 array[j] = array[j + 1];
68                 array[j + 1] = tmp;
69             }
70         }
71     }
72 }
```

<https://ees.tha.de/piconut>