THANNA – Neural Network Accelerator
Maximilian Schunck, Korbinian
Neuronale Netze sind mächtige Werkzeuge, um Objekte in Bildern zu erkennen, Bilder zu generieren oder Sprache zu interpretieren. Dabei werden diese immer größer und benötigen mehr Rechenpower, damit die Inferenzzeiten in einem vertretbaren ausmaß bleiben. Dafür können FPGAs verwendet werden. Durch diese programmierbare Hardware lassen sich Algorithmen mit darauf angepasster Hardware berechnen und damit auch Neuronale Netze beschleunigen.
Die Arbeitsgruppe “Effiziente Eingebettete Systeme” der TH Augsburg befasst sich mit dem Bau eines neuen, offenen Frameworks, um programmierbare Hardware (FPGAs) zur Beschleunigung der Inferenz Neuronaler Netze einzusetzen.
Der Vortrag stellt den aktuellen Arbeitsstand des Projektes und den generellen Systemaufbau vor, der sich aus einer Kombination von Open-Source-Hardware und - Software zusammensetzt.
Downloads und Links: